|
|
幾個建議方案 :
- r( u' J. v; n; b a. SDRAM and Flash與Main chip放在同一層且盡可能靠近Main Chip.! b, {8 T% ]0 X& A: ?* |* f
h) c6 d5 ?1 j) B, J* U b. SDRAM clock與main chip之間的trace越短越好,且不要穿層(走在同一層上)
, `9 Y/ m, C: u
$ r: O# I' b5 h: H& J c. 測一下附近的ripple是否很高(尤其是VCC and GND),依您所述,可能有broad band noise在
N; D: u) V( `6 x 100~300MHz左右,如真有此band,則建議先解決VCC and GND的問題(VCC過高,請以高容# c% L# s `0 @# b1 `+ U4 V: z9 G; y
電值電容解決;GND ripple過高則運\用接地性或隔離性解決,此部份要看實測狀況,有些時候增
S; D. [5 e. x0 }' R 加接地性可能無效,因為可能在那附近的ripple過高,此時就不適合接地性,反而適合隔離解決)
2 m$ f7 J L1 I5 E& p+ ~6 c
2 I6 M( Q; t" m d. 於SDRAM靠近Main chip端加Bead(選Z and R交叉點在100~200MHz之間且impedance在
* s, z5 T: E) j 100 ohm以下,impedance不要太大,以免影響Vpeak level) and capacitor(約10p~27pF左右
' [3 D" r. g& M) \9 y# f( C% p ,而且要看是否影響到function)" Y" V( W: S, x* m4 w& u E
6 {6 M w5 ?9 ~+ ?9 {# P e. Data trace靠近Main chip端加約22 ohm左右的電阻
1 z8 X, M0 p+ {$ K2 T) [( q* Q8 m( d; _/ {3 c: d
f. 增加LCD panel與Main board之間的接地性 a# P+ Z5 ~/ P0 O" g
: y2 y! [" L2 l7 A1 o. H& d/ v- [, e7 j g. 兩個不同的電源層上利用100pF~1000pF左右的電容接在一起
9 d) Q+ q7 D) r2 v% @; N! \2 X0 S* V0 u" m
h. Main chip / SDRAM / Flash的下一層應為GND plane
& E' T6 Y8 m: N
$ Y- T& x7 S, K# w) W: ]$ _9 U i. Trace儘可能不要走到VCC plane,因為他們為高速數碼電路,若不得以,則將此區域挖空給
# v x! P8 D* }3 u 這些線路走線用& g( W5 f! o. L, }2 E8 R7 |
4 U& J' s( X+ f R' f. O j. 減少LCD的RGB trace的走線距離,並遠離高速數碼電路
" S( C0 x! X$ U
# F% m5 Q: o6 R6 ~. T( P' | k. LCD背光引線遠離Main board,且一定要遠離幾個主要的IC; 看一下拔掉引線後,
, ^: K0 Q) f! o( p 100~200MHz的band是否會變低,如果會的話,則在LED+ and -纏成絞線且更要遠離Main " ~! C1 C) l' C; m' N
Board; 也可試著在LED+ and LED-加high u 電容解決,不過要注意是否影響影像
) z3 c, y P' C4 M) E
8 p) c5 q7 T9 T/ {6 |5 H l. 電源引線的源頭利用Scope量一下ripple是否過高,若過高則在源頭加Bead or t9 o) z% F& p7 b6 e# t( l
Common mode choke or Capacitor解決,若無法則需加Core.
/ A/ R% }! a! {
# x) B) i" r7 V- ~$ L 以個人經驗覺得可能跟SDRAM clock無關,應該跟LCD訊號有關,不過因為無實際參與您的測試,( c; X9 f; W4 X* z. \' E( b' S- g
無僅能依您所述判斷, |
|
/2 
|关于安规|小黑屋|安规QQ群|Archiver|手机版|安规网
( 粤ICP13023453-10 ) 
窥视卡
雷达卡
发表于 2008-11-15 17:33
显身卡