安规网

标题: 功率辐射的问题 [打印本页]
作者: bamboolight    时间: 2007-7-6 08:55
标题: 功率辐射的问题
对于晶振上的干扰,
* t, f% T1 D% d2 u+ w: s
6 A" {+ O7 ]( g; j在某一点上严重超标,是怎么解决的1 W) F7 e' [2 l  U! v

5 a" p2 Q$ F& \( Q9 T, b, k: x3 d谢谢
作者: ds1983    时间: 2007-7-6 09:54
无源晶振要接地，可以从外壳焊接到接地点。由于无源晶振未接地导致的超标现象很多。
作者: bamboolight    时间: 2007-7-6 09:59
引用第2楼ds1983于2007-07-06 09:54发表的  :' `1 I' u: N4 Y' V$ E( s
无源晶振要接地，可以从外壳焊接到接地点。由于无源晶振未接地导致的超标现象很多。

# }; v; H* [9 N& I( N; n2 ?是的,好象没有接地的
" K7 K  e* L. H3 n* l% o$ U8 T
9 c, C7 L) u% S# l; r  z: _. o是客户的板,没有仔细看的" P. T# T* o6 S7 Y' d! L  h' m+ A

' D  h; X8 {  L: R( f, o) w是11.0592M这样的晶振
3 P; g( r! @1 D& s( w* O# {4 U' i. v' Q. l
只有这一点是有问题的0 R( ?& f9 ^4 V& K) ^8 f2 a$ G
$ m. J0 _; G" h; @# A) `1 G+ `
头痛啊
作者: mypcb    时间: 2007-7-7 00:47
我的一点点经验，你可试试
* g# h% i- M0 u. R1。晶振外壳接地- `7 o, S& r# s: H4 j
2。在不影响性能的情况下关联电阻在两端，以降低其幅度0 x' u1 f7 n( \) e* }. g* ^4 R
3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
" M1 u/ L' Y/ I4。还不行就将整个晶振上方用铜片包住接地进行屏蔽2 F/ t- Y& A1 O! r
5。在电源线上加CORE
作者: bamboolight    时间: 2007-7-7 08:27
引用第4楼mypcb于2007-07-07 00:47发表的  :& X% |' Q* t! _
我的一点点经验，你可试试1 d, ^0 p! ?1 D6 |" R
1。晶振外壳接地8 |! G1 B/ d; g
2。在不影响性能的情况下关联电阻在两端，以降低其幅度
& F, `3 A& j, }: W3 u3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致( P9 X, D8 |+ Q2 z2 }
4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
- Z' |4 P4 O& G  r; _.......

5 r, m0 {, t& T! T
( g5 ^% s% [- F9 E8 ]3 Y謝謝，
' {2 L  ]( Q" Z& x9 R( z7 H
. Y1 b. Z4 Z: }, ]/ V# X並聯電阻，一般是多大的呢？: C6 w( _4 `7 x  Z
2 h; d3 M2 k3 Z" A: ?
電源線有加的，信號線也有加，25*12*15的
作者: ds1983    时间: 2007-7-8 10:05
引用第4楼mypcb于2007-07-07 00:47发表的  :3 y9 x7 p8 T/ H* t& }, c
我的一点点经验，你可试试& R, x. A' N# y
1。晶振外壳接地
8 E3 E+ F# ~+ J2 o/ W2。在不影响性能的情况下关联电阻在两端，以降低其幅度
! \# v2 g; V) Q% T" e- ~4 e3。检查晶振是否靠近IC，保证引线尽量的短且粗细长短要尽量一致
# W4 b( e) V4 p2 ~8 ~2 a. E/ i4。还不行就将整个晶振上方用铜片包住接地进行屏蔽
( J8 C; F0 B2 z.......
哈哈！mypcb兄回来了！欢迎欢迎！以后还请多指教！
作者: CHDYZ    时间: 2007-7-8 14:53
晶振外壳接地，接地的铜皮要比晶振的体积大，并且最好在接近电源处引此地线。另外很可能是布线引起的，并非晶振。
作者: mypcb    时间: 2007-7-9 17:34
引用第5楼bamboolight于2007-07-07 08:27发表的  :
$ G1 ?' q* O( Z/ M( J2 U/ t3 z
4 s% M% B) t( P& g2 O# }; _* _
0 {6 b# l7 g+ M5 Q, T
# S$ p" e6 S. }* U& V: h: t- A謝謝，4 m& W  {, s% L0 S; w- C/ C! P( P
: k4 |. X# g6 U% A2 m* G
.......

, P% P3 c' }1 J0 O8 f6 V+ r9 n/ M8 n# u2 V
可先并一个1M的试试,看会不会有所改善
作者: statics    时间: 2007-7-13 22:54
嗯，削减晶振的能量是一方面。另外，干扰是否可能由其他并排走的信号/控制线耦合而来？除了在电源线上加ferrite core，也可以试试在信号/控制线上加ferrite core、ferrite bead、瓷片电容等。效果总会有的，能否通过测试就多试试不同的参数组合吧。让客户一次次改PCB布线什么的太费时费力了。



欢迎光临 安规网 (http://bbs1.angui.org/) Powered by Discuz! X3.4